先進3D-IC構裝設計在微電子領域展現出多項顯著優勢。透過垂直堆疊多層積體電路（IC），該技術實現在更小空間內達成更高的元件整合，優化空間利用，並打造更加緊湊與高效的電子構裝。此方法能有效縮短互連距離，提升訊號傳輸速度，同時降低能耗。此外，3D-IC構裝允許異質整合，使得各種功能晶片（如邏輯、記憶體及感測器）能夠在單一平台上結合，進一步提升系統性能與功能，尤其適用於高性能計算（HPC）、人工智慧（AI）、行動設備及物聯網（IoT）等領域的創新應用。總體而言，先進的3D-IC構裝為微電子構裝技術開闢了提升性能、提高能效及增加設計靈活性的全新途徑。鑑於近年來CoWoS技術、扇出型晶圓級構裝（FOWLP）等技術的快速發展，以及半導體構裝測試廠（OSATS）和晶圓代工廠（Foundry）廣泛採用3D-IC解決方案，本書將反映這些快速演變的趨勢及其對業界的影響。

許明哲
●學歷
國立成功大學材料科學及工程研究所畢業

●經歷
工業技術研究院材料所 材料機械性能分析副研究員
中德電子材料公司（美商MEMC台灣分公司） 矽晶圓生產部主任
美商科磊公司（KLA & Tencor台灣分公司） 半導體檢測設備應用工程師

●現職
弘塑科技 負責半導體設備之製程研發

目　錄
推薦序一
推薦序二
致　謝
序　文

第一章 微電子構裝技術概論
1. 前言
2. 電子構裝之基本步驟
3. 電子構裝之層級區分
4. 晶片構裝技術之演進
5. 參考資料

第二章 覆晶構裝技術
1. 前言
2. 覆晶構裝技術（Flip Chip Technology）介紹
3. 其他各種覆晶構裝技術
4. 結論
5. 參考資料

第三章 覆晶構裝之 UBM 結構及蝕刻技術
1. 前言
2. UBM 結構
3. UBM 濕式蝕刻製程及設備
4. 各種 UBM 金屬層之蝕刻方法及注意事項
5. 結論
6. 參考資料

第四章 微電子系統整合技術之演進
1. 前言
2. 系統整合技術之演進
3. 電子數位整合之五大系統技術
4. 結論
5. 參考文獻

第五章 3D-IC 技術之發展趨勢
1. 前言
2. 構裝技術之演進
3. TSV 製作 3D 晶片堆疊的關鍵技術
4. 結論
5. 參考文獻

第六章 TSV 製程技術整合分析
1. 前言
2. 導孔的形成（Via Formation）
3. 導孔的填充（Via Filling）
4. 晶圓接合（Wafer Bonding）
5. 晶圓薄化（Wafer Thinning）
6. 發展 3D 系統整合之各種 TSV 技術
7. 結論
8. 參考文獻

第七章 3D-IC 製程之晶圓銅接合應用
1. 前言
2. 晶圓銅接合方式
3. 銅接合的基本性質（Fundamental Properties of Cu Bonding）
4. 銅接合的發展（Cu Bond Development）
5. 結論
6. 參考資料

第八章 TSV 銅電鍍製程與設備之技術整合分析
1. 前言
2. TSV 銅電鍍設備（TSV Copper Electroplating Equipment）
3. TSV 銅電鍍製程（TSV Copper Electroplating Process）
4. 影響 TSV 導孔電鍍銅填充之因素（Factors Affecting Copper Plating）
5. 電鍍液之化學成分
6. TSV 電鍍銅製程之需求
7. 結論
8. 參考文獻

第九章 無電鍍鎳金在先進構裝技術上之發展
1. 前言
2. 無電鍍鎳金之應用介紹
3. 無電鍍鎳金製程問題探討
4. 無電鍍鎳製程
5. 無電鍍（化學鍍）金
6. 結論
7. 參考資料

第十章 環保性無電鍍金技術於電子產業上之發展
1. 前言
2. 非氰化物鍍液（Non-cyanide Bath）的發展狀況
3. 結論
4. 參考文獻

第十一章 無電鍍鈀（Electroless Plating Palladium）技術
1. 聯氨鍍液（Hydrazine-based Baths）
2. 次磷酸鹽鍍液（Hypophosphite Based Baths）
3. 使用其他還原劑之鍍液
4. 無電鍍鈀合金
5. 結論
6. 參考文獻

第十二章 3D-IC 晶圓接合技術
1. 前言
2. 晶圓對位製程（Wafer Alignment Process）
3. 晶圓接合製程（Wafer Bonding Process）
4. 結論
5. 參考文獻

第十三章 扇出型晶圓級構裝（Fan-out WLP）之基本製程與發展方向
1. 前言
2. Fan-out WLP 基本製造流程
3. Fan-out WLP 之 RCP 與 eWLP 技術
4. Fan-out WLP 所面臨的挑戰
5. 完全鑄模（Fully Molded）Fan-out WLP 技術
6. Fan-out WLP 的未來發展方向
7. 結論
8. 參考資料

第十四章 嵌入式扇出型晶圓級或面版級構裝技術
1. 嵌入式晶片（Embedded Chips）
2. FOWLP 的形成（Formation of FOWLP）
3. RDL 製作方法（RDL Process）
4. 圓形或方形重新配置之載具的選擇
5. 介電材料
6. 膠體材料
7. 結論
8. 參考資料

第十五章 3D-IC 構裝導線連接技術
1. 前言
2. 3D-IC 構裝堆疊技術比較：C2C、C2W 和 W2W
3. 晶片對晶片（C2C）與晶片對晶圓（C2W）堆疊技術
4. 晶圓對晶圓（W2W）堆疊技術
5. 暫時性鍵合與解鍵合技術應用於薄化晶圓持取與製程（Temporary Bonding and De-bonding for Thin-Wafer Handling and Processing）
6. 結論
7. 參考資料

第十六章 扇出型面版級構裝技術的演進
1. 前言
2. J-Devices的WFOP技術
3. Fraunhofer的FOPLP技術
4. SPIL的P-FO技術
5. FOPLP技術必須克服的挑戰
6. 結論
7. 參考文獻

第十七章 3D-IC異質整合構裝技術
1. 介紹
2. 3D-IC 異質整合技術
3. 結論
4. 參考資料

索引